研究開発成果集(事業期間 平成18年度~平成20年度)
46/56

43 半導体チップの 3次元実装におけるめっき技術の開発 プロジェクト参画研究機関 関東学院大学、フェトン株式会社 事業管理者 株式会社野毛電気工業 ■研究開発の背景・目的 半導体チップの三次元実装については、小型化、積層化、低コスト化が可能なウエハレベルのSiPが最も有力視される。 ㈱野毛電気工業では平成15年から半導体チップの三次元実装に関する研究実績を踏まえて、低コストで、かつ、環境負荷の少ないSiPの製造方法を研究してきた。 本開発は、フェトン㈱と関東学院大学との共同研究により、三次元実装にレーザ一括加工方法を取り入れ、径及び深さの異なる多穴のビア加工を行ない、それをめっきで充填し、かつ、配線加工できる技術を確立し、新しいSiPの製造方法の確立を目的としている。 ■研究成果の目標 ■研究の目標 エキシマレーザとマイクロレンズアレイを用い、一括で穴径及び深さの異なる多穴のビア加工を行なう技術を確立し ① 開発目標 1) 電解銅めっきで30~50μmφの穴径で、30~100μmまでの深さの異なるビアを同時にめっき加工する技術 及び 2) 加工精度の高い再配線として、L/S=10μm/10μmで めっき厚さが10~30μmの配線技術を確立することを 研究開発目標とした。 ■研究成果の概要 本研究開発により、上記開発目標は図1、2及び3に示すようにクリアした。 レーザによる一括ビア加工については、エキシマレーザとパターン配列したマイクロレンズアレイを組合せ、複数の焦点群を作り、穴径及び深さの違うビアを一括加工する技術を確立した。 めっき加工のプロセスとして、チップ搭載したウエハ上に厚さ100μmのエポキシ樹脂絶縁層を成膜する技術を確立し、ビアをスパッタによりカバリングする技術を確立した。 また、ビアを充填するめっきの成長過程を可視化する技術を開発するとともに、結晶成長過程を図4に示すように可視化し、計測評価できるようにしてめっき成長速度を明らかにした。 図1 めっき充填後の断面 図2 三次元実装外観 650⑫条件露光量L/S=10/10L/S=20/20L/S=8/8 図3 再配線加工 図4 めっきの成長過程

元のページ  ../index.html#46

このブックを見る